Sse2 или streaming simd extensions 2
Содержание:
One Step Only
Since 128-bit xmm registers may treated as vector of 16 bytes, shifting techniques such as in all eight directions can be done more efficiently with respect to wraps from a- to the h-file or vice versa. It is recommend to write a own SSE2-wrapper class with overloaded operators in C++ to encapsulate a vector of two bitboards.
northwest north northeast
noWe nort noEa
+7 +8 +9
\ | /
west -1 <- 0 -> +1 east
/ | \
-9 -8 -7
soWe sout soEa
southwest south southeast
Veritcal steps as usual with 64-byte shift a rank each:
__m128i nortOne(__m128i b) {
b = _mm_slli_epi64 (b, 8);
return b;
}
__m128i soutOne(__m128i b) {
b = _mm_srli_epi64 (b, 8);
return b;
}
Unfortunately there is no byte-wise shift in the SSE2-instruction set (as well as MMX), but using byte-wise parallel add avoids using the wrap masks, which need otherwise load from memory or computed. Applying the wraps mask takes two instructions.
__m128i butNotA(__m128i b) {
b = _mm_srli_epi64 (b, 1);
b = _mm_add_epi8 (b, b);
return b;
}
__m128i butNotH(__m128i b) {
b = _mm_add_epi8 (b, b);
b = _mm_srli_epi64 (b, 1);
return b;
}
This is how the east direction are computed based on parallel byte-wise add. Either one or two SSE2-instructions:
__m128i eastOne(__m128i b) {
b = _mm_add_epi8 (b, b);
return b;
}
__m128i noEaOne (__m128i b) {
b = _mm_add_epi8 (b, b);
b = _mm_slli_epi64 (b, 8);
return b;
}
__m128i soEaOne (__m128i b) {
b = _mm_add_epi8 (b, b);
b = _mm_srli_epi64 (b, 8);
return b;
}
West directions need a leading not A-file and take three instructions each:
One Step Only
Since 128-bit xmm registers may treated as vector of 16 bytes, shifting techniques such as in all eight directions can be done more efficiently with respect to wraps from a- to the h-file or vice versa. It is recommend to write a own SSE2-wrapper class with overloaded operators in C++ to encapsulate a vector of two bitboards.
northwest north northeast
noWe nort noEa
+7 +8 +9
\ | /
west -1 <- 0 -> +1 east
/ | \
-9 -8 -7
soWe sout soEa
southwest south southeast
Veritcal steps as usual with 64-byte shift a rank each:
__m128i nortOne(__m128i b) {
b = _mm_slli_epi64 (b, 8);
return b;
}
__m128i soutOne(__m128i b) {
b = _mm_srli_epi64 (b, 8);
return b;
}
Unfortunately there is no byte-wise shift in the SSE2-instruction set (as well as MMX), but using byte-wise parallel add avoids using the wrap masks, which need otherwise load from memory or computed. Applying the wraps mask takes two instructions.
__m128i butNotA(__m128i b) {
b = _mm_srli_epi64 (b, 1);
b = _mm_add_epi8 (b, b);
return b;
}
__m128i butNotH(__m128i b) {
b = _mm_add_epi8 (b, b);
b = _mm_srli_epi64 (b, 1);
return b;
}
This is how the east direction are computed based on parallel byte-wise add. Either one or two SSE2-instructions:
__m128i eastOne(__m128i b) {
b = _mm_add_epi8 (b, b);
return b;
}
__m128i noEaOne (__m128i b) {
b = _mm_add_epi8 (b, b);
b = _mm_slli_epi64 (b, 8);
return b;
}
__m128i soEaOne (__m128i b) {
b = _mm_add_epi8 (b, b);
b = _mm_srli_epi64 (b, 8);
return b;
}
West directions need a leading not A-file and take three instructions each:
__m128i westOne(__m128i b) {
b = _mm_srli_epi64 (b, 1);
b = _mm_add_epi8 (b, b);
b = _mm_srli_epi64 (b, 1);
return b;
}
__m128i soWeOne (__m128i b) {
b = _mm_srli_epi64 (b, 1);
b = _mm_add_epi8 (b, b);
b = _mm_srli_epi64 (b, 9);
return b;
}
__m128i noWeOne (__m128i b) {
b = _mm_srli_epi64 (b, 1);
b = _mm_add_epi8 (b, b);
b = _mm_slli_epi64 (b, 7);
return b;
}
Updates to SSE
Later processors have added more instructions for different work to be performed on the vector registers. Supporting them with SSE support in place doesn’t require any effort on the part of the OS (except for AVX, see below). The actual user of the instructions should however check if those instructions actually exist.
CPUID bits
SSE4
Streaming SIMD Extensions 4 (SSE4)
The bit for SSE4.1 can be found on CPUID page 1, in ECX bit 19
The bit for SSE4.2 can be found on CPUID page 1, in ECX bit 20
The bit for SSE4A can be found on CPUID page 1, in ECX bit 6
SSE5
Streaming SIMD Extensions 5 (SSE5)
SSE5 was planned as one unit, but split into several:
XOP
The bit for XOP can be found on CPUID page 1, in ECX bit 11
FMA4
The bit for FMA4 can be found on CPUID page 1, in ECX bit 16
CVT16
The bit for CVT16 can be found on CPUID page 1, in ECX bit 29
AVX
The bit for AVX can be found on CPUID page 1, in ECX bit 28
XSAVE
The bit for XSAVE (needed to manage extended processor states) can be found on CPUID page 1, in ECX bit 26
AVX2
The bit for AVX2 can be found on CPUID page 7, 0, in EDX bit 26
AVX-512
The bits for AVX-512 are in CPUID page 0x0D, 0x0, EAX bits 5-7
X86_64
When the X86-64 architecture was introduced, AMD demanded a minimum level of SSE support to simplify OS code. Any system capable of long mode should support at least SSE and SSE2, which means that the kernel does not need to care about the old FPU save code.
X86-64 adds 8 SSE registers (xmm8 — xmm15) to the mix. However, you can only access these in 64 bit mode.
Advanced Vector Extensions is a SIMD (Single Instruction, Multiple Data) instruction set introduced by Intel in 2011.
AVX
AVX needs to be enabled by the kernel before being used. Forgetting to do this will raise an #UD on the first AVX call.
Both SSE and OSXSAVE must be enabled before allowing. Failing to do so will also produce an #UD.
AVX is enabled by setting bit 2 of the XCR0 register. Bit 1 of XCR0 must also be set (indicating SSE support).
Here is an example of assembly code enabling AVX after SSE has been enabled (you should check AVX and XSAVE are supported first, see above):
enable_avx
push rax
push rcx
push rdx
xor rcx, rcx
xgetbv ;Load XCR0 register
or eax, 7 ;Set AVX, SSE, X87 bits
xsetbv ;Save back to XCR0
pop rdx
pop rcx
pop rax
ret
To enable AVX-512, set the OPMASK (bit 5), ZMM_Hi256 (bit 6), Hi16_ZMM (bit 7) of XCR0. You must ensure that these bits are valid first (see above).
History
SSE, first introduced with the Pentium III in 1999, was Intel’s reply to AMD’s 3DNow extension in 1998.
The original-SSE added vector single-precision floating point math. Integer instructions to operate on xmm registers (instead of 64bit mmx regs) didn’t appear until SSE2.
Original-SSE can be considered somewhat half-hearted insofar as it only covered the most basic operations and suffered from severe limitations both in functionality and performance, making it mostly useful for a few select applications, such as audio or raster image processing.
Most of SSE’s limitations have been ameliorated with the SSE2 instruction set, the only notable limitation remaining to date is the lack of horizontal addition or a dot product operation in both an efficient way and widely available. While SSE3 and SSE4.1 added horizontal add and dot product instructions, they’re usually slower than manual shuffle+add. Only use them at the end of a loop.
SSE-команды
Команды для чисел с плавающей точкой
Команды пересылки
Скалярные типы – MOVSS Упакованные типы – MOVAPS, MOVUPS, MOVLPS, MOVHPS, MOVLHPS, MOVHLPS
Арифметические команды
Скалярные типы – ADDSS, SUBSS, MULSS, DIVSS, RCPSS, SQRTSS, MAXSS, MINSS, RSQRTSS Упакованные типы – ADDPS, SUBPS, MULPS, DIVPS, RCPPS, SQRTPS, MAXPS, MINPS, RSQRTPS
Команды сравнения
Скалярные типы – CMPSS, COMISS, UCOMISS Упакованные типы – CMPPS
Перемешивание и распаковка
Упакованные типы – SHUFPS, UNPCKHPS, UNPCKLPS
Команды для преобразования типов
Скалярные типы – CVTSI2SS, CVTSS2SI, CVTTSS2SI Упакованные типы – CVTPI2PS, CVTPS2PI, CVTTPS2PI
Битовые логические операции
Упакованные типы – ANDPS, ORPS, XORPS, ANDNPS
Команды для целых чисел
Арифметические команды
PMULHUW, PSADBW, PAVGB, PAVGW, PMAXUB, PMINUB, PMAXSW, PMINSW
Команды пересылки
PEXTRW, PINSRW
Другие
PMOVMSKB, PSHUFW
Другие команды
Работа с регистром MXCSR
LDMXCSR, STMXCSR
Управление кэшем и памятью
MOVNTQ, MOVNTPS, MASKMOVQ, PREFETCH0, PREFETCH1, PREFETCH2, PREFETCHNTA, SFENCE
SSE2 dot product
64
bb·weights = ∑ bbi weightsi = bb1 weights1 + ... + bb64 weights64
i=1
The 64-bit times 64-byte dot product implements a kind of weighted population count similar than following loop approach, but completely unrolled and branchless:
int dotProduct(U64 bb, BYTE weights[])
{
U64 bit = 1;
int accu = 0;
for (int sq=0; sq < 64; sq++, bit += bit) {
if ( bb & bit) accu += weights;
// accu += weights & -(( bb & bit) == bit); // branchless 1
// accu += weights & -(( ~bb & bit) == 0); // branchless 2
}
return accu;
}
The SSE2 routine expands a bitboard as a vector of 64 bits into 64-bytes inside four 128-bit xmm registers, and performs the multiplication with the byte-vector by bitwise ‘and’, before it finally adds all bytes together. The bitboard is therefor manifolded eight times with a sequence of seven unpack and interleave instructions to remain the same expanded byte-order of the bits from the bitboards, before to mask and compare them with a vector of bytes with one appropriate bit set each.
#include <emmintrin.h>
#define XMM_ALIGN __declspec(align(16))
/* for average weights < 64 */
int dotProduct64(U64 bb, BYTE weights[] /* XMM_ALIGN */)
{
static const U64 XMM_ALIGN sbitmask = {
C64(0x8040201008040201),
C64(0x8040201008040201)
};
__m128i x0, x1, x2, x3, bm;
__m128i* pW = (__m128i*) weights;
bm = _mm_load_si128 ( (__m128i*) sbitmask);
x0 = _mm_cvtsi64x_si128(bb); // 0000000000000000:8040201008040201
// extend bits to bytes
x0 = _mm_unpacklo_epi8 (x0, x0); // 8080404020201010:0808040402020101
x2 = _mm_unpackhi_epi16 (x0, x0); // 8080808040404040:2020202010101010
x0 = _mm_unpacklo_epi16 (x0, x0); // 0808080804040404:0202020201010101
x1 = _mm_unpackhi_epi32 (x0, x0); // 0808080808080808:0404040404040404
x0 = _mm_unpacklo_epi32 (x0, x0); // 0202020202020202:0101010101010101
x3 = _mm_unpackhi_epi32 (x2, x2); // 8080808080808080:4040404040404040
x2 = _mm_unpacklo_epi32 (x2, x2); // 2020202020202020:1010101010101010
x0 = _mm_and_si128 (x0, bm);
x1 = _mm_and_si128 (x1, bm);
x2 = _mm_and_si128 (x2, bm);
x3 = _mm_and_si128 (x3, bm);
x0 = _mm_cmpeq_epi8 (x0, bm);
x1 = _mm_cmpeq_epi8 (x1, bm);
x2 = _mm_cmpeq_epi8 (x2, bm);
x3 = _mm_cmpeq_epi8 (x3, bm);
// multiply by "and" with -1 or 0
x0 = _mm_and_si128 (x0, pW);
x1 = _mm_and_si128 (x1, pW);
x2 = _mm_and_si128 (x2, pW);
x3 = _mm_and_si128 (x3, pW);
// add all bytes (with saturation)
x0 = _mm_adds_epu8 (x0, x1);
x0 = _mm_adds_epu8 (x0, x2);
x0 = _mm_adds_epu8 (x0, x3);
x0 = _mm_sad_epu8 (x0, _mm_setzero_si128 ());
return _mm_cvtsi128_si32(x0)
+ _mm_extract_epi16(x0, 4);
}
Поддержка процессора
SSE2 — это расширение архитектуры IA-32 , основанное на наборе инструкций x86 . Следовательно, только процессоры x86 могут включать SSE2. Архитектура AMD64 поддерживает IA-32 в качестве режима совместимости и включает SSE2 в свою спецификацию. Он также удваивает количество регистров XMM, обеспечивая лучшую производительность. SSE2 также является требованием для установки Windows 8 (и более поздних версий) или Microsoft Office 2013 (и более поздних версий) «для повышения надежности сторонних приложений и драйверов, работающих в Windows 8».
Следующие процессоры IA-32 поддерживают SSE2:
- Процессоры на базе Intel NetBurst ( Pentium 4 , Xeon , Celeron , Pentium D , Celeron D )
- Intel Pentium M и Celeron M
- Intel Атом
- AMD Athlon 64
- Transmeta Efficeon
- VIA C7
Следующие процессоры IA-32 были выпущены после разработки SSE2, но не реализовали его:
- Процессоры AMD до Athlon 64 , такие как Athlon XP
- ЧЕРЕЗ C3
- Трансмета Крузо
- Intel Quark
Ну о-о-очень первые дни
Середина 80-х прошлого столетия. Рынок процессоров был очень похож на сегодняшний. Intel бесспорно преобладала, но столкнулась с жесткой конкуренцией со стороны AMD. Домашние компьютеры, такие как Commodore 64, использовали базовые 8-битные процессоры, тогда как настольные ПК начинали переходить с 16-битных на 32-битные чипы.
Эти числа означают размер значений данных, которые могут быть обработаны математически, при этом чем выше эти значения, тем выше точность и возможности. Они также определяет размер основных регистров в микросхеме: небольших участков памяти, используемых для хранения рабочих данных.
Такие процессоры являются также скалярными и целочисленными. Что это означает? Скаляр – это когда над одним элементом данных выполняется только одна любая математическая операция. Обычно это обозначается как SISD (single instruction, single data, «одиночный поток команд – одиночный поток данных»).
Таким образом, инструкция по сложению двух значений данных просто обрабатывается для этих двух чисел. А если вам, например, нужно прибавить одно и то же значение к группе из 16 чисел, то для этого потребуется выполнить все 16 наборов инструкций – для каждого числа из этой группы по отдельности. По-другому процессоры тех лет складывать ещё не умели.
Intel 80386DX с частотой 16МГц (1985).
Целое (Integer) – в математике, это такое число, которое не имеет дробной части. Например, 8 или -12. Процессоры типа интеловского 80386SX не имели врожденной способности сложить, скажем, 3.80 и 7.26 – такие дробные числа называются числами с плавающей точкой (или запятой, в русском языке это без разницы) – по-английски FP, floating point или просто floats. Чтобы справиться с ними, нужен был другой процессор, например 80387SX, и отдельный набор инструкций – список команд, который сообщает процессору, что делать.
В те времена под инструкциями x86 понимали наборы команд для целочисленных (integer) операций, а под инструкциями x87 – для чисел с плавающей точкой (float). В наши дни все операции умеет выполнять один процессор, поэтому мы используем термин x86 для обозначения набора инструкций обоих типов данных.
Использование отдельных сопроцессоров для обработки разных типов данных было нормой, пока Intel не представила 80486: их первый CPU для персоналок со встроенным математическим сопроцессором для обработки вещественных данных (FPU, Floating Point Unit).
Intel 80486: Жёлтым цветом выделен блок FPU для обработки чисел с плавающей точкой.
Как вы можете видеть, этот блок совсем немного занимает места в процессоре, но рывок в производительности, благодаря этому решению, был огромен.
Но в целом принцип работы оставался скалярным, и таким он перешел и к преемнику 486-го: оригинальному Intel Pentium.
И пройдёт ещё три года после релиза этого первого Пентиума, прежде чем Intel представит миру Pentium MMX. Это произошло в октябре 1996 года.
3DNow!
Технология впервые была использована в 1998 году в процессорах AMD и стала развитием технологии MMX, значительно расширив возможности процессора в области обработи мультимедийных данных. Ее презентацию совместили с выходом игры Quake 2, в которой 3DNow! обеспечивала до 30% прироста быстродействия. Но широкого распространения 3DNow! не получила. Сейчас она заменена другими технологиями и в новых процессорах не используется. Подробнее.
Аббревиатура от от Streaming SIMD Extensions. SIMD расшифровывается как Single Instruction Multiple Data, что значит «одна инструкция — множество данных».
SSE впервые использована в 1999 году в процессорах Pentium ІІІ и стала своеобразным ответом компании Intel на разработанную компанией AMD технологию 3DNow!, устранив некоторые ее недостатки. SSE применяется процессором, когда нужно совершить одни и те же действия над разными данными и обеспечивает осуществление до 4 таких вычислений за 1 такт, чем обеспечивает существенный прирост быстродействия.
SSE используется огромным числом приложений. Процессоров без ее поддержки сегодня уже не встретишь. Подробнее.
Этот набор инструкций был разработан компанией Intel и впервые интегрирован в процессоры Pentium 4 (2000 — 2001 гг.).
Поддержка инструкций SSE2 является обязательным условием использования современного программного обеспечения. В частности, без этого набора команд не будут работать популярные браузеры Google Chrome и Яндекс-браузер. На компьютере без SSE2 также невозможно использовать Windows 8, Windows 10, Microsoft Office 2013 и др. Подробнее.
Набор из 13 инструкций, разработанный компанией Intel и впервые использованный ею в 2004 г. в процессорах с ядром Prescott. Позволяет процессору более эффективно использовать 128-битные регистры SSE.
Инструкции SSE3 заметно упростили ряд DSP- и 3D-операций. Практическая польза от них больше всего ощущается в приложениях, связанных с обработкой потоков графической информации, аудио- и видеосигналов. Подробнее.
Какие процессоры поддерживают SSE 4.1 и SSE 4.2
Пользователи некоторых старых компьютеров все чаще обнаруживают, что часть новых программ и компьютерных игр больше не работает на их системах. При чем это не зависит от версии или разрядности операционной системы. Ограничения находятся на аппаратном уровне и связаны с поддержкой инструкций SSE 4.1 и SSE 4.2. В данной статье мы расскажем, что это такое и какие процессоры поддерживают SSE 4.1 и SSE 4.2.
Что такое SSE 4.1 и SSE 4.2
SSE 4 – это набор инструкций, который применяется в процессорах Intel и AMD. Впервые о данном наборе инструкций стало известно в конце 2006 года на форуме для разработчиков Intel, а первые процессоры с его поддержкой появились в 2008 году.
Набор SSE 4 включает в себя 54 новых инструкций, 47 из которых относятся SSE 4.1 и еще 7 к SSE 4.2. Данные инструкции включают в себя улучшенные целочисленные операции, операции с плавающей точкой, операции с плавающей точкой одинарной точности, упаковочные операции DWORD и QWORD, быстрые регистровые операции, операции для работы с памятью, а также операции со строками.
Использование данных новых инструкций позволяет значительно повысить производительность программ. Например, такие программы DivX 6.7 и VirtualDub 1.7.2 показывают рост производительности на 49%, а TMPGEncoder Xpress 4.4 на 42%.
В связи с ростом производительности, наборы SSE 4.1 и SSE 4.2 уже давно активно используются разработчиками программ и компьютерных игр. Естественно, если программа требует данного набора инструкций, то без него работать она не будет.
В результате многие современные игры и программы отказываются запускаться на старых компьютерах. Например, наличия SSE 4.1 или 4.2 требуют такие игры как No Man Sky, Dishonored 2, Far Cry 5 или Mafia 3. В некоторых случаях, эту проблему можно решить с помощью программного эмулятора, но это приводит к значительному снижению производительности.
Процессоры, поддерживающие SSE 4.1 и SSE 4.2
Практически все современные процессоры поддерживают инструкции SSE 4.1 и SSE 4.2. В настольных процессорах Intel поддержка SSE 4.1 появилась в архитектуре Penryn (процессоры Core 2 Duo, Core 2 Quad), а поддержка SSE 4.2 в архитектуре Nehalem (процессоры Intel Core 1-поколения). Полная же поддержка инструкций SSE 4.2 (включая POPCNT и LZCNT) доступна начиная с архитектуры Haswell (процессоры Intel Core 4-поколения). Более подробная информация о поддержке в таблице внизу.
| Микроархитектура Intel | Поддержка инструкций |
| SilvermontGoldmontGoldmont PlusTremont | SSE 4.1 и SSE 4.2 (включая POPCNT) |
| Penryn | SSE 4.1 |
| Nehalem | SSE 4.1 и SSE 4.2 (включая POPCNT) |
| Haswell и новее | SSE 4.1 и SSE 4.2 (включая POPCNT и LZCNT) |
В настольных процессорах AMD сначала появилась поддержка собственного набора инструкций SSE4a, который отсутствовал в процессорах Intel. Но, уже начиная микроархитектуры Bulldozer (FX) была внедрена поддержка SSE 4.1 и SSE 4.2 (включая инструкции POPCNT и LZCNT). Последовавшая в дальнейшем микроархитектура Zen (Ryzen) также в полной мере поддерживает SSE 4.1 и SSE 4.2. Более подробная информация о поддержке в таблице внизу.
| Микроархитектура AMD | Поддержка инструкций |
| K10BobcatJaguarPuma | SSE 4a (включая POPCNT и LZCNT) |
| BulldozerPiledriverSteamrollerExcavatorZenZen+Zen2 | SSE 4a, SSE 4.1, SSE 4.2 (включая POPCNT и LZCNT) |
Как узнать, что процессор поддерживает SSE 4.1 и SSE 4.2
Если у вас уже есть готовый компьютер и вы хотите узнать, поддерживает ли его процессор инструкции SSE 4.1 и SSE 4.2, то это можно сделать, просто запустив программу CPU-Z. Данная программа предназначена для сбора информации об установленном процессоре. С ее помощью можно узнать название процессора, а также все его основные характеристики. Скачать CPU-Z можно с официального сайта.
Среди прочего, с помощью CPU-Z можно проверить наличие поддержки инструкций SSE 4.1 и SSE 4.2. Для этого нужно просто запустить CPU-Z и изучить строку «Instructions» на вкладке «CPU».
Если процессора на руках пока нет, то можно просто поискать скриншот CPU-Z в любой поисковой системе, например, в Google. Для этого нужно ввести поисковый запрос «cpu-z название процессора» и перейти к просмотру картинок.
Таким образом можно найти информацию практически о любом современном процессоре.
Что делать, если SSE2 не поддерживается?
Самый правильный вариант — обновлять компьютер (установить процессор с поддержкой SSE2, если это возможно) или приобрести новый.
Также можно попробовать поискать более ранние версии той программы, которая требует поддержку этого набора команд.
Является ли следующий код действительным для проверки того, поддерживает ли процессор набор инструкций SSE3?
Использование функции IsProcessorFeaturePresent() , по-видимому, не работает в Windows XP (см. http://msdn.microsoft.com/en-us/library/ms724482(v=vs.85).aspx).
Я создал GitHub-реестр, который обнаружит поддержку ЦП и ОС для всех основных расширений ISA x86: https://github.com/Mysticial/FeatureDetector
Здесь короче версия:
Сначала вам нужно получить доступ к инструкции CPUID:
Затем вы можете запустить следующий код:
Обратите внимание, что это только определяет, поддерживает ли процессор инструкции. Чтобы запустить их, вам также потребуется поддержка операционной системы
В частности, поддержка операционной системы требуется для:
- x64. (Вам нужна 64-разрядная ОС.)
- Инструкции, которые используют (AVX) 256-битные ymm регистры. См. ответ Энди Лутомирски о том, как это обнаружить.
- Инструкции, в которых используются 512-битные регистры zmm и маска (AVX512). Обнаружение поддержки ОС для AVX512 такое же, как у AVX, но с использованием флага 0xe6 вместо 0x6 .
Мистический ответ немного опасен — в нем объясняется, как определить поддержку ЦП, но не поддерживать ОС. Вам нужно использовать _xgetbv, чтобы проверить, активировала ли ОС требуемое расширенное состояние CPU. См. здесь для другого источника. Даже gcc совершил ту же ошибку. Мяч кода:
После недолгих поисков я также нашел решения от Intel:
Также обратите внимание, что в GCC есть некоторые специальные встроенные функции, которые вы можете использовать (см.: https://gcc.gnu.org/onlinedocs/gcc-4.9.2/gcc/X86-Built-in-Functions.html):
Если вы сложите это вместе с информацией выше, все будет хорошо.
На Mac OS это работает:
В моей машине это выводит это:
Как вы можете видеть из инструкций, написанных жирным шрифтом, SSE3 и куча других инструкций SIMD поддерживаются.
Чтобы добавить в Abhiroop ответ: В linux вы можете запустить эту команду оболочки, чтобы узнать функции, поддерживаемые вашим процессором.
cat/proc/cpuinfo | grep flags | uniq
На моей машине это печатает
Люди обычно оценивают процессор по количеству ядер, тактовой частоте, объему кэша и других показателях, редко обращая внимание на поддерживаемые им технологии. Отдельные из этих технологий нужны только для решения специфических заданий и в «домашнем» компьютере вряд ли когда-нибудь понадобятся
Наличие же других является непременным условием работы программ, необходимых для повседневного использования
Отдельные из этих технологий нужны только для решения специфических заданий и в «домашнем» компьютере вряд ли когда-нибудь понадобятся. Наличие же других является непременным условием работы программ, необходимых для повседневного использования.
Так, полюбившийся многим браузер Google Chrome не работает без поддержки процессором SSE2. Инструкции AVX могут в разы ускорить обработку фото- и видеоконтента. А недавно один мой знакомый на достаточно быстром Phenom II (6 ядер) не смог запустить игру Mafia 3, поскольку его процессор не поддерживает инструкции SSE4.2.
Если аббревиатуры SSE, MMX, AVX, SIMD вам ни о чем не говорят и вы хотели бы разобраться в этом вопросе, изложенная здесь информация станет неплохим подспорьем.
В кратких описаниях ниже упор сделан только на практическую ценность технологий. Пройдя по приведенным ссылкам, можно получить более подробные сведения о каждой из них.
Аббревиатура образована от MultiMedia eXtensions (мультимедийные расширения). Это набор инструкций процессора, предназначенных для ускорения обработки фото-, аудио- и видеоданных. Разработан компанией Intel, используется в процессорах с 1997 года и на момент внедрения обеспечивал до 70% прироста производительности. Сегодня вам вряд ли удастся встретить процессор без поддержки этой технологии. Подробнее.
